

---

# AZMMAXVT0 シリーズ

## 取扱説明書

---

この度は、CPLD モジュールボード AZMMAXVT0 シリーズをお買い上げいただきありがとうございます。  
本ボードはアルテラ社の CPLD MAX V シリーズ(5M80Z / 5M240Z)を用いた CPLD ボードです。  
54mm×48mm の小型基板に CPLD・JTAG(USB Blaster 接続コネクタ)、水晶発振器(14.7456MHz)、汎用  
DIPSW(4 極)、汎用 LED(4 ヶ) を実装しています。CPLD の IO 端子はピンヘッダ用スルーホール(2.54mm  
ピッチ 40pin コネクタ取り付け用×2 ヶ) に引き出してありますので、汎用のユニバーサル基板に簡単に接  
続することが可能です。

### 注意事項：


本製品は、民生用の一般電子部品を使用しています。航空・宇宙等人命、事故にかかわる特別な品質、信  
頼性が要求される用途でのご使用はご遠慮ください。

半導体製品は、誤った使用方法や、静電気によって容易に破損・故障いたします。製品の取り扱いには十  
分お気をつけ下さい。


アルテラ製 CPLD の詳細仕様は、メーカーホームページをご覧ください。

<http://www.altera.co.jp/>

# 1. 製品仕様と部品構成



A 面



B 面

IC1	5M80Z または 5M240Z	ALTERA CPLD(MAX V シリーズ)
IC3	MCP1826S-1802E	Microchip LDO +3.3V → +1.8V (Max 1A)
IC4	BD4829	Rohm リセット制御 IC
X1	水晶発振器	14.7456MHz (+3.3V CMOS 出力)
SW1	DIPSW	4 極 DIP SW (全極 FPGA IO 端子に接続済み)
D1-D4	LED(ミドリ)	汎用 LED(FPGA IO 端子に接続済み)
D7	LED(ミドリ)	電源 LED
CN1 / CN2	ユーザ用コネクタ	2.54mm ピッチ 2×20 pin (40pin)
CN3	JTAG コネクタ	アルテラ純正プログラマ ByteBlasterII /USB Blaster の接続可能。

## CPLD の概要

デバイス名	5M80ZT100C5N	5M240ZT100C5N
LE 数	80	240
等価マクロセル数	64	192
ユーザフラッシュメモリ	8192	8192
グローバルクロック	4 本	4 本
ユーザ IO 数	60 本 (内入力専用端子 3 本)	60 本 (内入力専用端子 3 本)

※ユーザ IO 数は、ピンヘッダ用スルーホールに引き出し済みの本数

## 2.コネクタピン配置

CN1

Pin 番号	種別	CPLD Pin 番号	説明
1	VCC_A	-	+3.3V
2	VCC_A	-	+3.3V
3	GND	-	
4	GND	-	
5	I/O	2	汎用 IO
6	I	14	入力専用端子
7	I/O	3	汎用 IO
8	I/O	4	汎用 IO
9	I/O	5	汎用 IO
10	I/O	6	汎用 IO
11	I/O	7	汎用 IO
12	I/O	8	汎用 IO
13	I/O	15	汎用 IO
14	I/O	16	汎用 IO
15	I/O	17	汎用 IO
16	I/O	18	汎用 IO
17	I/O	19	汎用 IO
18	I/O	20	汎用 IO
19	GND	-	
20	GND	-	
21	GND	-	
22	GND	-	
23	I/O	21	汎用 IO
24	I/O	26	汎用 IO
25	I/O	27	汎用 IO
26	I/O	28	汎用 IO
27	I/O	29	汎用 IO
28	I/O	30	汎用 IO
29	I/O	33	汎用 IO
30	I/O	34	汎用 IO
31	I/O	35	汎用 IO
32	I/O	36	汎用 IO
33	I/O	37	汎用 IO
34	I/O	38	汎用 IO
35	I/O	39	汎用 IO
36	I/O	40	汎用 IO
37	GND	-	
38	GND	-	
39	I/O	41	汎用 IO
40	I/O	42	汎用 IO

CN2

Pin 番号	種別	CPLD Pin 番号	説明
1	VCC_B	-	+3.3V (注1)
2	VCC_B	-	+3.3V (注1)
3	GND	-	
4	GND	-	
5	I/O	91	汎用 IO (注2)
6	I/O	90	汎用 IO (注2)
7	I/O	89	汎用 IO (注2)
8	I/O	88	汎用 IO (注2)
9	I/O	87	汎用 IO (注2)
10	I/O	86	汎用 IO (注2)
11	I/O	85	汎用 IO (注2)
12	I/O	84	汎用 IO (注2)
13	I/O	83	汎用 IO (注2)
14	I/O	82	汎用 IO (注2)
15	I/O	81	汎用 IO (注2)
16	I/O	78	汎用 IO (注2)
17	I/O	77	汎用 IO (注2)
18	I/O	76	汎用 IO (注2)
19	GND	-	
20	GND	-	
21	GND	-	
22	GND	-	
23	I/O	75	汎用 IO (注2)
24	I/O	74	汎用 IO (注2)
25	I/O	73	汎用 IO (注2)
26	I/O	72	汎用 IO (注2)
27	I/O	71	汎用 IO (注2)
28	I/O	70	汎用 IO (注2)
29	I/O	69	汎用 IO (注2)
30	I/O	68	汎用 IO (注2)
31	I/O	67	汎用 IO (注2)
32	I/O	66	汎用 IO (注2)
33	I	64	入力専用端子 (注2)
34	I	62	入力専用端子 (注2)
35	I/O	61	汎用 IO (注2)
36	I/O	58	汎用 IO (注2)
37	GND	-	
38	GND	-	
39	I/O	57	汎用 IO (注2)
40	I/O	56	汎用 IO (注2)

CN3

Pin 番号	説明
1	TCK

2	GND
3	TDO
4	VCC(+3.3V)
5	TMS
6	
7	
8	
9	TDI
10	GND

※注 1 : CN2 の 1pin 2pin (VCC\_B)は CN2 の 5pin~40pin の I/O 電源として使用することが可能です。

全 I/O 端子を DC+3.3V で使用する場合、VCC\_A / VCC\_B には DC+3.3V を給電してください。

CN2 の 5pin~40pin を DC+3.3V 以外の IO 電圧で使用する場合、R10 (0Ω 抵抗) を取り外し、VCC\_A に DC+3.3V ,VCC\_B には CN2 の 5pin~40pin の IO ピンで使用する電圧を給電してください。

※注 2 : I/O 電圧を可変できる I/O 端子。

### 3.LED / SW

#### 汎用 LED ピン配置表

部品番号	種別	CPLD Pin 番号	説明
D1	LED(緑)	47	汎用 LED1
D2	LED(緑)	48	汎用 LED2
D3	LED(緑)	49	汎用 LED3
D4	LED(緑)	50	汎用 LED4

#### 汎用 DIP SW ピン配置表

##### SW1 4 極 DIP SW

スイッチ番号	CPLD Pin 番号	説明
1	100	汎用 SW1
2	99	汎用 SW2
3	98	汎用 SW3
4	97	汎用 SW4

### 4.水晶発振器

本基板には、ユーザが使用できる汎用水晶発振器を実装しています。

発振周波数：14.7456MHz


水晶発振器出力は CPLD の 12pin に接続されています。

## 5.使用上の注意事項

---

1. 電源電圧について：本基板の電源電圧は DC+3.3V です。十分安定化された DC+3.3V を CN1 / CN2 の 1/2pin より供給してください。詳細な電源電圧規定は MAX V データシート (アルテラ社) をご覧ください。
2. CPLD コア電源(DC +1.8V)はオンボードレギュレータ(LDO)で生成されます。LDO デバイスの放熱特性の関係上、常温(+25°C)での使用時 コア電源の消費電流は 500mA を上限としてください。
3. 消費電流について：本製品のようなプログラマブルデバイスは IC 内部に構成される論理回路によって消費電流が大きく異なります。消費電流は、コンパイラ(QuartusII)の Powerplay Power analyzer 機能を用いて見積もる事が可能です。
4. ユーザロジックを CPLD に書き込む前に、ピン配置、入出力等を十分に確認してください。誤ったピン配置・入出力の間違いがあった場合、CPLD IC や本基板に接続されている部品に致命的な故障を引き起こす事があります。

## 6.基板寸法



AZMMAXVT0 基板寸法図

## 7.免責事項

- ・ 本製品を使用したことによる、損害・損失については一切補償できません。
- ・ 製造上の不良がございましたら、良品とお取替えいたします。